

出願人又は代理人

PCT

国際調査報告

(法8条、法施行規則第40、41条) [PCT18条、PCT規則43、44]

の音類記ち ピアドレーと302		及い	下記5を参照するこ	<u> </u>	
国際出願番号 PCT/JP00/06824	国際出願日(日.月.年)	29.090	優先日 (日.月.年)	01.10.	9 9
出願人(氏名又は名称) セイコーエプン	/ン株式会社				
国際調査機関が作成したこの国際調 この写しは国際事務局にも送付され		規則第41条(PC [・]	Γ18条)の規定に	従い出願人に送	付する。
この国際調査報告は、全部で 2	ページであ	る。 ・			:
□ この調査報告に引用された先行	技術文献の写し 	も添付されている。	•,		
1. 国際調査報告の基礎 a. 言語は、下記に示す場合を除 この国際調査機関に提出さ				を行った。	
b. この国際出願は、ヌクレオチ □ この国際出願に含まれる書			次の配列表に基づ	き国際調査を行	った。
□ この国際出願と共に提出さ	れたフレキシフ	ブルディスクによる	配列表		
□ 出願後に、この国際調査機	と関に提出された	- 辔面による配列表			
□出願後に、この国際調査機	関に提出された	ニフレキシブルディ	スクによる配列表		•
□ 出願後に提出した書面によ 書の提出があった。	る配列表が出願	順時における国際出	願の開示の範囲を起	望える事項を含ま	ない旨の陳述
□ 書面による配列表に記載し 書の提出があった。	た配列とフレキ	・シブルディスクに	よる配列表に記録し	た配列が同一で	ある旨の陳述
2. 請求の範囲の一部の調査	ができない(第	I欄参照)。	·		
3.	ハる(第Ⅱ 欄参り	照)。			
4. 発明の名称は 🗓 出	類人が提出した	ものを承認する。			
	こ示すように国	際調査機関が作成し	た。		
5. 要約は 🗓 出	頭人が提出した。 ・	ものを承認する。			
国	祭調査機関が作り		可規則第47条(PC この国際調査報告○ : ができる。		
6. 要約售とともに公表される図は 第 <u>1</u> 図とする。 X 出		おりである。		なし	
二 出	類人は図を示され	なかった。			
本	図は発明の特徴を	を一層よく表してい	`る。		

•

ng/s

国際出願番

発明の属する分野の分類(国際特許分類(IPC)) Α.

Int. C1' H05K1/02, H01L21/60,311, H01L23/12, H01L25/04, H01L25/08

調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. C1' H05K1/02, H01L21/60, 311, H01L23/12, H01L25/04, H01L25/08

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報(1926-1996年)

日本国公開実用新案公報(1971-2000年)

日本国登録実用新案公報(1994-2000年)

日本国実用新案登録公報(1996-2000年)

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

関連する 請求の範囲の番号
1-20
1-20
1-20

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献 (理由を付す)
- 「〇」ロ頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

18.12.00

国際調査報告の発送日

26.12.00

国際調査機関の名称及びあて先

日本国特許庁(ISA/JP)

郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 特許庁審査官(権限のある職員)

林 茂樹

8915

電話番号 03-3581-1101 内線 3389

PCT REQUEST

3

Original (for SUBMISSION) - printed on 24.05.2001 02:41:20 PM

0	For receiving Office use only	
0-1	International Application No.	
0-2	International Filing Date	
0-2	International Filling Date	
0-3	Name of receiving Office and "PCT	
	International Application"	
0-4	Form - PCT/RO/101 PCT Request	
0-4-1	Prepared using	PCT-EASY Version 2.91
		(updated 01.01.2001)
0-5	Petition	
	The undersigned requests that the present international application be	
	processed according to the Patent	
0-6	Cooperation Treaty Receiving Office (specified by the	
U-6	applicant)	Japanese Patent Office (RO/JP)
0-7	Applicant's or agent's file reference	EPPC-2562
1	Title of invention	INTERCONNECT SUBSTRATE, SEMICONDUCTOR
		DEVICE, METHODS OF FABRICATING,
		INSPECTING, AND MOUNTING THE
		SEMICONDUCTOR DEVICE, CIRCUIT BOARD, AND
		ELECTRONIC INSTRUMENT
11	Applicant	
II-1	This person is:	applicant only
II-2	Applicant for	all designated States except US
II-4	Name	SEIKO EPSON CORPORATION
II-5	Address:	4-1, Nishi-shinjuku 2-chome
		Shinjuku-ku, Tokyo 163-0811
		Japan
II-6	State of nationality	JP
II-7	State of residence	JP
II-8	Telephone No.	03-3348-3114
11-9	Facsimile No.	03-3340-4258
III-1	Applicant and/or inventor	
III-1-1	This person is:	applicant and inventor
III-1-2	Applicant for	US only
III-1-4	Name (LAST, First)	HASHIMOTO, Nobuaki
III-1-5	Address:	c/o SEIKO EPSON CORPORATION
		3-5, Owa 3-chome
		Suwa-shi, Nagano 392-8502
		Japan
III-1 <i>-</i> 6	State of nationality	JP
III-1-7	State of residence	JP

15		•		
14.00°				
•				

IV-1	Agent or common representative; or address for correspondence	
	The person identified below is hereby/has been appointed to act on behalf of the applicant(s) before the competent International Authorities as:	agent
IV-1-1	Name (LAST, First)	INOUE, Hajime
IV-1-2	Address:	2nd Floor Ogikubo TM Bldg., 26-13,
		Ogikubo
		5-chome
		Suginami-ku, Tokyo 167-0051
		Japan
IV-1-3	Telephone No.	03-5397-0891
IV-1-4	Facsimile No.	03-5397-0893
IV-1-5	e-mail	MXJ00663@nifty.ne.jp
IV-2	Additional agent(s)	additional agent(s) with same address as
		first named agent
IV-2-1	Name(s)	FUSE, Yukio; OFUCHI, Michie
V	Designation of States	
V-1	Regional Patent (other kinds of protection or treatment, if any, are specified between	EP: AT BE CHELI CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE and any other State
	parentheses after the designation(s) concerned)	which is a Contracting State of the
		European Patent Convention and of the
V-2	National Potent	PCT (except TR)
V-2	National Patent (other kinds of protection or treatment, if any, are specified between parentheses after the designation(s) concerned)	CN JP KR US
V-5	Precautionary Designation Statement	
	In addition to the designations made under items V-1, V-2 and V-3, the applicant also makes under Rule 4.9(b) all designations which would be permitted under the PCT except any	
	designation(s) of the State(s) indicated	
	under item V-6 below. The applicant declares that those additional designations are subject to confirmation and that any designation which is not confirmed before the expiration of 15	
	under item V-6 below. The applicant declares that those additional designations are subject to confirmation and that any designation which is not confirmed before the expiration of 15 months from the priority date is to be regarded as withdrawn by the applicant at the expiration of that time limit.	
V-6	under item V-6 below. The applicant declares that those additional designations are subject to confirmation and that any designation which is not confirmed before the expiration of 15 months from the priority date is to be regarded as withdrawn by the applicant	NONE
V-6 VI-1	under item V-6 below. The applicant declares that those additional designations are subject to confirmation and that any designation which is not confirmed before the expiration of 15 months from the priority date is to be regarded as withdrawn by the applicant at the expiration of that time limit. Exclusion(s) from precautionary designations Priority claim of earlier national	NONE
VI-1	under item V-6 below. The applicant declares that those additional designations are subject to confirmation and that any designation which is not confirmed before the expiration of 15 months from the priority date is to be regarded as withdrawn by the applicant at the expiration of that time limit. Exclusion(s) from precautionary designations Priority claim of earlier national application	
	under item V-6 below. The applicant declares that those additional designations are subject to confirmation and that any designation which is not confirmed before the expiration of 15 months from the priority date is to be regarded as withdrawn by the applicant at the expiration of that time limit. Exclusion(s) from precautionary designations Priority claim of earlier national	NONE 01 October 1999 (01.10.1999) 11-281424

Date of receipt of the record copy by the international Bureau

Original (for SUBMISSION) - printed on 24.05.2001 02:41:20 PM

-2	Pri rity document request The receiving Office is request d to	VI-1	
	prepare and transmit to the International Bureau a certified copy of		
	the earlier application(s) identified above as item(s):		
11-1	International Searching Authority Chosen	Japanese Patent Offi	.ce (JPO) (ISA/JP)
III	Check list	number of sheets	electronic file(s) attached
II-1	Request	4	-
1-2	Description	20	-
1-3	Claims	3	-
I-4	Abstract	1	-
1-5	Drawings	7	-
II-7	TOTAL	35	
	Accompanying Items	paper document(s) attached	electronic file(s) attached
11-8	Fee calculation sheet	√	-
II-16	PCT-EASY diskette	-	diskette
II-18	Figure of the drawings which should accompany the abstract	1	
II-19 	Language of filing of the International application	Japanese	
	Signature of applicant or agent		
1	Name (LAST, First)		
2	Capacity		
	FOR I	RECEIVING OFFICE USE ONLY	
-1	Date of actual receipt of the purported international application		
-2	Drawings:		
2-1	Received		
-2-2	Not received		
-3	Corrected date of actual receipt due to later but timely received papers or drawings completing the purported international application		
4	Date of timely receipt of the required corrections under PCT Article 11(2)		
	International Searching Authority	ISA/JP	
)-5	International Searching Authority	1 2011/ 0 2	

,		

osser. Ispel

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2001 年4 月12 日 (12.04.2001)

PCT

(10) 国際公開番号 WO 01/26432 A1

(51) 国際特許分類⁷: 21/60, 21/311, 23/12, 25/04

H05K 1/02, H01L

(HASHIMOTO, Nobuaki) [JP/JP]; 〒392-8502 長野県 諏訪市大和3丁目3番5号 セイコーエプソン株式会

社内 Nagano (JP).

(21) 国際出願番号:

PCT/JP00/06824

(22) 国際出願日:

2000年9月29日(29.09.2000)

(25) 国際出願の官語:

日本語

(74) 代理人: 井上 一, 外(INOUE, Hajime et al.); 〒167-0051 東京都杉並区荻窪5丁目26番13号 荻窪TMビル2 階 Tokyo (JP).

(26) 国際公開の言語:

日本語

(81) 指定国 (国内): CN, JP, KR, US.

(30) 優先権データ:

特願平11/281424 1999年10月1日(01.10.1999) JP

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

(71) 出願人 (米国を除く全ての指定国について): セイコー エプソン株式会社 (SEIKO EPSON CORPORATION) [JP/JP]; 〒163-0811 東京都新宿区西新宿2丁目4番1号 Tokyo (JP).

添付公開書類:

— 国際調査報告書


(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 橋元伸晃

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: WIRING BOARD, SEMICONDUCTOR DEVICE AND METHOD OF PRODUCING, TESTING AND PACKAGING THE SAME, AND CIRCUIT BOARD AND ELECTRONIC EQUIPMENT

(54) 発明の名称: 配線基板、半導体装置並びにその製造、検査及び実装方法、回路基板並びに電子機器



(57) Abstract: A semiconductor device which includes a board (10). The board (10) is formed with a wiring pattern (12) and has a first portion (14), and a second portion (16) to be flatwise placed on the first portion (14). The first portion (14) has sides (22, 24, 26, 28) serving as criteria for positioning, while the second portion (16) is shaped to be placed on the first portion (14) while avoiding the sides (22, 24, 26, 28) of the first portion (14).

(57) 要約:

半導体装置は、基板(10)を含む。基板(10)は、配線パターン(12)が形成され、第1の部分(14)と、第1の部分(14)に平面的に重ねるための第2の部分(16)と、を有し、第1の部分(14)は位置決めの基準となる辺(22)、(24)、(26)、(28)を有し、第2の部分(16)は、第1の部分(14)の辺(22)、(24)、(26)、(28)を避けて、第1の部分(14)と積み重ねられる形状をなしている。

) 01/26432 A1

			*	
ţ.				
				•
				1
				, in
	*			1 ·



明 細 書

配線基板、半導体装置並びにその製造、検査及び実装方法、 回路基板並びに電子機器

5

15

20

25

[技術分野]

本発明は、配線基板、半導体装置並びにその製造、検査及び実装方法、回路基板並びに電子機器に関する。

10 「背景技術]

1枚の基板の半導体チップが搭載された第1の部分を折り曲げて、外部端子が設けられた第2の部分に接着したり、半導体チップが搭載された第1の基板を、外部端子が設けられた第2の基板に接合する構造のパッケージが開発されている。これらのパッケージによれば、平面形状を小さくしつつ、基板の面積を大きくできるので配線パターンの設計の自由度が増すという利点があり、複数の半導体チップを積層したスタック構造を簡単に構成することができる。

ただし、基板を正確に折り曲げて正確な位置に重ねることは難しい。あるいは、複数の基板を正確な位置に接合することは難しい。そのため、基板のうち、外部端子が形成された部分よりも、その上に重ねられる部分がはみ出すことで、パッケージの外形が製品によって異なる場合があった。その場合、パッケージの外形と外部端子との相対的位置が製品によって異なるので、外形を基準として外部端子の位置合わせを行えなかった。

[発明の開示]

本発明は、この問題点を解決するものであり、その目的は、位置合わせを簡単に行える配線基板、半導体装置並びにその製造、検査及び実装方法、回路基板並びに電子機器を提供することにある。

5

10

25

(1)本発明に係る配線基板は、配線パターンが形成され、第1の部分と、 前記第1の部分に平面的に重ねるための第2の部分と、を有し、

前記第1の部分は、位置決めの基準となる端部を有し、

前記第2の部分は、前記第1の部分における前記端部を避けた領域と平面的 に重なる形状をなしている。

なお、平面的に重なるとは、必ずしも接触して積み重なった状態に限定されない。本発明によれば、第2の部分が、位置決めの基準となる端部を避けて第1の部分と平面的に重なる形状をなしている。したがって、第2の部分と第1の部分とが平面的に重なっても、第1の部分における位置決めの基準となる端部を利用して、位置決めを行うことができる。

(2)この配線基板において、

前記位置決めの基準となる端部は、互いに直交する関係にある2つの辺を含 んでもよい。

これによれば、2つの辺によって平面上の位置が決められる。

15 (3)この配線基板において、

前記第1の部分は、矩形をなす本体部分と、前記端部を有し前記本体部分の 少なくとも1辺から延設された凸部と、を有してもよい。

これによれば、凸部を使用して、詳しくは凸部の2つの辺を使用して、平面 上の位置が決められる。

20 (4)この配線基板において、

前記凸部は、前記本体部分との境界となる辺と、前記本体部分との境界となる辺に対して垂直方向に延びる第1の辺と、前記本体部分との境界となる辺と 平行な関係を有する先端の第2の辺と、により決定された領域からなり、前記 位置決めの基準となる端部は、前記第1の辺及び前記第2の辺を含んでもよい。

(5)この配線基板において、

前記第1の部分における前記本体部分は、前記凸部が設けられていない辺を 有し、

15

前記第2の部分は、前記凸部が設けられていない辺の隣に配置されてもよい。

(6)この配線基板において、

前記第2の部分は、前記第1の部分の前記凸部に対向する凹部を有してもよい。

(7)この配線基板において、

複数の前記位置決めの基準となる端部を有し、少なくとも1つの前記端部は、前記第1の部分の前記本体部分における前記凸部を避けた部分に形成されてもよい。

- (8)この配線基板において、
- 10 前記第1の部分は、前記第2の部分よりも大きい形状をなし、前記直交する 関係にある2つの辺が前記第1の部分の角部を形成していてもよい。
 - (9)この配線基板において、

前記第1の部分は、挟まれた角度において直角をなし、かつ、前記直交する 関係にある2つの辺を含む凹状端部が形成されていてもよい。

(10)この配線基板において、

前記複数の端部は、複数の穴を形成していてもよい。

(11) この配線基板において、

前記第1の部分に連続的に前記第2の部分が延設されていてもよい。

(12) この配線基板において、

20 前記第1の部分から切り離されて前記第2の部分が形成されており、前記第 1及び第2の部分は、前記配線パターンによって接続されていてもよい。

これによれば、第1及び第2の部分が切り離されているので、両者の間で基板を容易に屈曲させたり、折り曲げたりすることができる。

- (13) 本発明に係る半導体装置は、少なくとも1つの半導体チップと、
- 25 第1の部分と、前記第1の部分に平面的に重なるように配置されてなる第2 の部分と、を有し、前記半導体チップが搭載されてなる基板と、

を含み、

10

15

20

前記第1の部分は、位置決めの基準となる端部を有し、

前記第2の部分は、前記第1の部分の前記端部を避ける形状をなす。

なお、平面的に重なるとは、必ずしも接触して積み重なった状態に限定されない。本発明によれば、第2の部分が、位置決めの基準となる端部を避ける形状をなしている。したがって、第2の部分と第1の部分とが平面的に重なっても、第1の部分における位置決めの基準となる端部を利用して、位置決めを行うことができる。

(14)この半導体装置において、

前記第1の部分には、複数の外部端子が設けられていてもよい。

これによれば、第1の部分における位置決めの基準となる端部と、外部端子との相対的位置が固定されているので、位置決めの基準となる端部を利用して、外部端子の位置決めを簡単に行うことができる。そして、半導体装置の電気的な特性を検査するときに、半導体装置をソケットに投げ込むだけでよい。また、回路基板に半導体装置を実装するときに、外部端子の位置ずれによる不良の発生率を低減させることができる。

(15)この半導体装置において、

前記基板として、請求項1から請求項10のいずれかに記載の配線基板が用いられてもよい。

- (16) 本発明に係る回路基板には、上記半導体装置が搭載されている。
- (17) 本発明に係る電子機器は、上記半導体装置を備える。
- (18)本発明に係る半導体装置の製造方法は、上記配線基板に、少なくとも1つの半導体チップを搭載し、前記配線基板の前記第1の部分に前記第2の部分を積み重ねる工程を含む。

なお、積み重ねるとは、平面的に重複した状態を指し、必ずしも接触して積 み重なった状態に限定されない。本発明によれば、第2の部分が、位置決めの 基準となる端部を避けて第1の部分と積み重ねられる形状をなしている。こう して得られた半導体装置によれば、第2の部分を第1の部分に積み重ねても、 第1の部分における位置決めの基準となる端部を利用して、位置決めを行うことができる。

(19)本発明に係る半導体装置の検査方法は、上記半導体装置を、前記位置決めの基準となる複数の端部を使用して位置合わせする工程と、

前記半導体装置の電気的特性を検査する工程と、

を含む。

本発明によれば、第1の部分における位置決めの基準となる端部を利用して 位置決めを行い、検査を行うことができる。

(20)本発明に係る半導体装置の実装方法は、上記半導体装置を、前記位 置決めの基準となる複数の端部を使用して位置合わせする工程と、

前記半導体装置を回路基板に実装する工程と、

を含む。

本発明によれば、第1の部分における位置決めの基準となる端部を利用して、 実装のための位置決めを簡単に行うことができる。

15

25

10

5

[図面の簡単な説明]

図1は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を説明する図である。

図2は、本発明を適用した第1の実施の形態に係る半導体装置及びその検査 20 又は実装方法を示す図である。

図3は、本発明を適用した第1の実施の形態に係る半導体装置が実装された 回路基板を示す図である。

図4は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法を 説明する図である。

図5は、本発明を適用した第2の実施の形態に係る半導体装置及びその検査 又は実装方法を示す図である。

図6は、本発明を適用した第2の実施の形態の変形例に係る半導体装置を説

10

15

20

25

明するための図である。

図7は、本発明を適用した第3の実施の形態に係る半導体装置を示す図である。

図8は、本発明を適用した第4の実施の形態に係る半導体装置及びその検査 又は実装方法を示す図である。

図9は、本発明を適用した第5の実施の形態に係る半導体装置を示す図である。

図10は、本発明に係る方法を適用して製造された半導体装置を備える電子機器を示す図である。

[発明を実施するための最良の形態]

以下、本発明の実施の形態を、図面を参照して説明する。

(第1の実施の形態)

図1は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を 説明する図であり、図2は、本実施の形態に係る半導体装置及びその検査又は 実装方法を説明する図であり、図3は、本実施の形態に係る半導体装置が実装 された回路基板を示す図である。

(基板について)

本実施の形態に係る半導体装置には、図1に示す基板10が使用される。基板10は、少なくとも1つの(図1では複数の)半導体チップ40、42を搭載するためのインターポーザとして使用される。基板10の材料として、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。有機系の材料から形成された基板10として、例えばポリイミド樹脂からなる2層や3層などのフレキシブル基板が挙げられる。基板10は、屈曲させるときには、柔軟性のあるフレキシブル基板を使用することが好ましい。フレキシブル基板として、FPC(Flexible Printed Circuit)と呼ばれる基板やガラスエポキシテープと呼ばれる基板や、TAB(Tape Automated

Bonding)技術で使用されるテープ基板を使用してもよい。また、無機系の材料から形成された基板 10として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。これらの基板は、多層基板やビルドアップ基板であってもよい。

5

10

15

20

25

基板10の一方の面には、配線パターン12が形成されている。配線パターン12は、銅などの導電材料で形成することができる。配線パターン12は、ハンダ、スズ、金、ニッケルやこれらの複合材料などでメッキされていることが好ましい。配線パターン12が形成された状態で、基板10を配線基板と称することができる。

配線パターン12が接着剤(図示せず)を介して基板10に貼り付けられて、3層基板を構成してもよい。あるいは、配線パターン12を、接着剤なしで基板10に形成して2層基板を構成してもよい。配線パターン12は、ランド部等の電気的な接続部分を除いて、図示しないレジスト等の保護膜にて覆われていることが好ましい。

基板10は、第1の部分14と、第2の部分16と、を含む。第2の部分16は、図2に示すように、第1の部分14に積み重ねられる。詳しくは、第1及び第2の部分14、16の間の領域を屈曲又は折り曲げて、第1及び第2の部分14、16が積み重ねられる。あるいは、第1及び第2の部分14、16が、切り離されており配線パターン12によって両者が接続されていても良い。その例については次の実施の形態で説明する。なお、第1及び第2の部分14、16は、両者が接触して平面的な重なり部分を有しているが、両者が接触せずに非接触の状態であってもよい。

第1の部分14は、矩形をなす本体部分17と、少なくとも1つの(図1において複数の)凸部18と、を有する。凸部18は、本体部分17の辺から延設される。凸部18は、図示する例では、矩形をなす本体部分17の1つの辺(仮想上の辺であって実在しない)から直角方向に延設されるが、これに限定

10

15

20

25

するものではなく直角方向とは異なる方向に延設されてもよい。図1において、第1の部分14のうち、第2の部分16から同じ幅で形成された領域を本体部分17とすると、本体部分17は矩形をなしており、平行な2辺(図1において上下の2辺)のそれぞれから凸部18が形成されている。また、上述した2つの凸部18と、上述した本体部分17と、を合わせた領域から第2の部分16とは反対方向に、凸部20が形成されている。

凸部18は、本体部分17の1つの辺と平行な関係にある先端の辺22と、本体部分17の辺から直交方向に延びる辺24と、を含む。つまり、これらの辺22、24は、互いに直交する関係にある。同様に、凸部20は、本体部分17の1つの辺と平行な関係にある先端の辺26と、本体部分17の辺から直交方向に延びる辺28と、を含む。これらの辺26、28は、互いに直交する関係にある。また、凸部18の辺22と、凸部20の辺26とは、それぞれの延長線上において互いに直交する関係にある。

凸部18の辺24と、凸部20の辺28とは、凹状端部30を形成しており、 辺24と辺28によって挟まれた角度において直角をなしている。

凸部18の辺22、24を含む端部、凸部20の辺26、28を含む端部、凸部18、20の辺24、28を含む端部、あるいは凸部18、20の辺22、26を含む端部は、位置決めの基準となる。詳しくは、直交方向に延びる2つの辺22、24、直交方向に延びる2つの辺26、28、直交方向に延びる2つの辺24、28、直交方向に延びる2つの辺24、28、直交方向に延びる2つの辺22、26のうち、少なくともいずれか2つの辺又はそれ以上の複数の辺が位置決めの基準となる。

これらの位置決めの基準は、外部端子との間の位置が決まっているので、後述する半導体装置の検査、半導体装置の実装の際に、位置決めの基準を含む基板の外形から、簡単に外部端子の正確な位置を決定することができる。

第1の部分14には、複数の外部端子44が設けられている。また、第1の 部分14には、少なくとも1つの半導体チップ42を搭載してもよい。半導体 チップ42の実装形態は、半導体装置の説明で後述する。

10

15

20

25

第2の部分16は、第1の部分14のうち、位置決めの基準となる端部(上述した)を避けて、第1の部分14に積み重ねられる形状をしている。図1に示す例では、第2の部分16は、第1の部分14のうち、凸部18、20を除いた領域とほぼ等しい形状となっている。第2の部分16を、このような形状にすることで、図2に示すように第1及び第2の部分14、16が積み重なったときに、第1の部分14の、位置決めの基準となる端部から、第2の部分16がはみ出さないようになっている。

また、第2の部分16は、第1の部分14の凸部18を説明するときに定義した本体部分17の、凸部18を避けた部分の隣に配置されている。図1に示す例では、第1の部分14と連続して一体的に第2の部分16が形成されている。なお、第1及び第2の部分14、16の間に、図示しないスリットを形成してもよい。スリットを形成することで、第1及び第2の部分14、16の間で、基板10を屈曲しやすく又は折り曲げやすくなる。

第2の部分16には、少なくとも1つ(又は複数)の半導体チップ40が搭載される。半導体チップ40の実装形態は、半導体装置の説明で後述する。

なお、上述した本体部分17は一例であり、本体部分の定義はこれに限定されるものではない。例えば、図1において、第1の部分14のうち、第2の部分16から同じ幅で形成された領域(凸部20を含む領域)を本体部分とすると、平行な2辺(図1において上下の2辺)のそれぞれから凸部18が形成されているといえる。あるいは、上述した2つの凸部18と、その間を凸部18と同じ幅でつなぐ領域と、を合わせた領域を本体部分として、この本体部分に、第2の部分16とは反対方向に、凸部20が形成されているということもできる。これらの場合には、凸部18、20のそれぞれは、矩形をなす本体部分の1つの辺(仮想上の辺であって実在しない)から、本体部分の辺の長さよりも短い幅で延設される。

あるいは、本体部分は、第2の部分16の幅に関係なく、凸部18、20で 囲まれた矩形部分(例えば本体部分17)を指すということもできる。

10

15

20

(半導体装置の製造方法について)

本実施の形態に係る半導体装置の製造方法では、上述した基板10に少なくとも1つ又は複数の半導体チップ40、42を搭載する。例えば、基板10の第1の部分14に半導体チップ42を実装し、第2の部分16に半導体チップ40を実装する。この工程は、基板10を、平面的状態すなわち屈曲させない状態で行う。

そして、第2の部分16を、第1の部分14に積み重ねる。例えば、第1及び第2の部分14、16の間の領域を屈曲させ又は折り曲げて、第1の部分14上に第2の部分16を積み重ねる。

また、複数の外部端子44(図3参照)を設ける工程を含んでもよい。例えば、基板10に形成された貫通穴11を介して、配線パターン12が形成された面とは反対側に突出する外部端子44を設ける。外部端子44は、ハンダ等で形成することができる。貫通穴11にハンダを設け、これを溶融させて表面張力でボールを形成してもよいし、貫通穴11に導電材料を設け、これにハンダボールを載せてもよい。貫通穴11の内面をメッキしてスルーホールを形成してもよい。

この場合、貫通穴11の形成位置は外部端子が設けられる位置となるので、例えば基板製造時に、前述した基板の位置決めの基準と貫通穴11とを、同一工程の金型で抜き加工すると、より正確に相互の位置を出すことができる。同一工程で形成できない場合は、貫通穴11と同時に位置基準穴を形成しておき、後加工で、基板の位置決めの基準を、その位置基準穴に基づいて形成してもよい。

(半導体装置について)

図3は、本実施の形態に係る半導体装置を示す図である。半導体装置は、基 25 板10と、少なくとも1つ又は複数の半導体チップ40、42と、を含む。基 板10は、上述した通りのものである。

基板10には、複数の貫通穴11が形成されている。貫通穴11は、配線パ

ターン12に複数の外部端子44を電気的に接続するためのものである。基板10における配線パターン12が形成された面とは反対側の面に突出する外部端子44を、貫通穴11を介して配線パターン12に電気的に接続することができる。例えば、配線パターン12が貫通穴11上を通るようになっていれば、貫通穴11を介して、配線パターン12上に外部端子44を設けることができる。

5

10

15

20

25

外部端子44は、ハンダ等で形成される。貫通穴11に充填されたハンダを 溶融させて表面張力でボールを形成してもよいし、貫通穴11に設けられた導 電材料にハンダボールを載せてもよい。貫通穴11の内面をメッキしてスルー ホールを形成してもよい。

また、貫通穴11上に形成された配線パターン12を、貫通穴11中に屈曲させて外部端子として使用してもよい。例えば、配線パターン12の一部を、金型などを使って貫通穴11の内部に入り込ませ、基板10における配線パターン12が形成された面とは反対側の面から突出させ、その突出した部分を外部端子としてもよい。あるいは、積極的に外部端子を形成せずマザーボード実装時にマザーボード側に塗布されるハンダクリームを利用し、その溶融時の表面張力で結果的に外部端子を形成してもよい。この半導体装置は、回路基板に実装される面に、外部端子を形成するためのランド部が形成された、いわゆるランドグリッドアレイ型の半導体装置である。

図3に示すように、基板10は屈曲しており、半導体チップ40、42は、 積み重なった状態になっている。こうすることで、半導体装置を小型化するこ とができる。半導体チップ40、42は、接着剤46等で接合されているか、 機械的な方法で固定されていることが好ましい。

本実施の形態では、半導体チップ40、42は、異方性導電膜32を使用して配線パターン12に接合されている。半導体チップ40の実装形態は特に限定されないが、フェースダウンボンディングが適用される場合には、半導体チップ40は、配線パターン12上に搭載される。そして、半導体チップ40の

電極(好ましくはバンプ)が配線パターン12に接合される。接合の手段としては、異方性導電膜32の他に、異方性導電接着剤、導電樹脂ペースト(銀ペーストを含有する樹脂など)を使用してもよい。あるいは、AuーAu、AuーSn、ハンダなどによる金属接合や、絶縁樹脂の収縮力によって、電極(好ましくはバンプ)と配線パターン12とを接合してもよい。あるいは、ワイヤーボンディングを用いたフェースアップ型の実装でも良いし、フィンガーを接続するようなTAB実装方式を適用してもよい。

5

10

15

20

25

配線パターン12のうち、第1の部分14に形成されるパターンと、第2の部分16に形成されるパターンとが、部分的にミラー対称の形状になっていてもよく、あるいは、部分的に同一形状であってもよい。この様にすることによって、基板10に配線パターン12を形成するときに用いる設計データ、マスクを共用でき、配線基板の製造初期費用を抑えることができる。

本実施の形態では、基板10が屈曲している。基板10における半導体チップ40、42が搭載される面を内側にして、基板10が屈曲している。基板10は、2つの半導体チップ40、42の間で屈曲している。また、図2に示すように、基板10における第1の部分14の凸部18、20から、第2の部分16がはみ出さないようになっている。したがって、凸部18、20の辺22、24、26、28のうち、最低直交する2つの辺を利用して、半導体装置の位置合わせを簡単に行うことができる。

配線パターン12が、第1及び第2の部分14、16上において、部分的に ミラー対称の形状であるときに、半導体チップ40、42も、ミラー対称の回 路構造を有していてもよい。あるいは、配線パターン12が、第1及び第2の 部分14、16上において、部分的に同一形状を含むときに、半導体チップ4 0、42は、同一の回路構造を有していてもよい。

半導体チップ40、42がミラー対称の回路構造又は同一の回路構造を有するときには、それぞれの素子に対して、同一の外部端子44から電気的な接続を図ることができる。半導体チップ40、42がメモリである場合、同一の外

10

15

20

25

部端子44で、アドレス端子やデータ端子を共有化することが容易になる。

例えば、半導体チップ40、42がメモリであるときに、同一の外部端子44から、それぞれのメモリの同じアドレスのメモリセルに、情報の読み出し又は書き込みを行うことができる。半導体チップ40、42を、チップセレクト端子の接続においてのみ分離しておくことで、同一外部端子配列を用いて、複数(例えば2つ)の半導体チップを別々にコントロールすることができる。

本実施の形態によれば、安価な片面基板を使用して、スタック構造の半導体 装置を製造することができるので、コストを下げることができる。本実施の形 態で説明した内容は、可能な限り以下の実施の形態でも適用することができる。

本実施の形態では、外部端子を有する半導体装置について述べてきたが、基板の一部を延出し、そこから外部接続を図るようにしても良い。基板の一部をコネクタのリードとしたり、コネクタを基板上に実装したり、基板の配線パターンそのものを他の電子機器に接続してもよい。

(半導体装置の検査方法について)

図2は、本実施の形態に係る半導体装置の検査方法を説明する図である。上述したように、本実施の形態に係る半導体装置は、基板10における第1の部分14の凸部18、20を利用して位置合わせを行えるようになっている。したがって、図示しないソケットに半導体装置を投げ込むだけで、簡単に半導体装置の電気的特性を検査することができる。

例えば、図2に示す例では、図示しないソケットが、ガイド50、52、54を有する。ガイド50、52は凸部18と係合し、ガイド54は凸部20と係合する。ガイド50、52、54とともに、あるいはこれらの代わりに、ソケットがピン56を有していても良い。ピン56は、凸部20及び2つの凸部18で形成された2つの凹部30(直交方向に延びる辺24、28で形成される)に当接する。

このように、凸部18、20の辺22、24、26、28のうち、直交方向 に延びるいずれか2つの辺が、ガイド50、52、54のうちの少なくとも1

10

15

20

25

つ、あるいは一対のピン56と係合することで、半導体装置1の位置決めを簡単に行うことができる。ガイド50、52、54は、図示される凹型でなくても、少なくとも2辺を固定できる構造であればよく、図示されるように最低2カ所のピン56をガイドとしてもよい。そして、外部端子44等の、半導体装置1の内部との電気的な接続を図る部分と、プローブやソケットの位置とを決めることができるので、後はこれらを当てて、半導体装置1の検査を行うことができる。

(半導体装置の実装方法・回路基板について)

図3は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。図3で、半導体装置1は、回路基板2に実装されている。回路基板2には例えばガラスエポキシ基板等を用いることが一般的である。回路基板2には例えば銅からなる配線パターン3が所望の回路となるように形成されていて、それらの配線パターン3と半導体装置1の外部端子とを接続することでそれらの電気的導通が図られている。

半導体装置1は、上述した半導体装置の検査方法で説明した内容で、簡単に位置合わせを行える。したがって、外部端子44等の、外部との電気的な接続を図る部分と、回路基板2の配線パターン3とを正確に接合することができ、位置ずれによる不良の発生を低減することができる。すなわち、平面外観の位置(外部端子44の位置を含む)は、上述したような位置決定構造との間で精度よく出ているので、半導体装置の実装機、例えばチップマウンタが位置決定構造を認識することで、外部端子44と配線パターン3との正確な接合を達成できる。

本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。以下、その他の実施の形態について説明する。

(第2の実施の形態)

図4は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法を 説明する図であり、図5は、本実施の形態に係る半導体装置及びその検査又は 実装方法を説明する図である。図6は、本実施の形態の変形例に係る半導体装置の製造方法を説明する図である。

本実施の形態では、図4に示す基板60が使用される。基板60には、配線パターン62が形成されている。また、基板60は、第1及び第2の部分64、66を有する。第1及び第2の部分64、66は、切り離されて形成されており、配線パターン62によって両者が接続されている。配線パターン62は、その上にフレキシブルなレジストが塗布されて、絶縁されていることが好ましい。

5

10

15

20

25

第1の部分64は、矩形をなす本体部分の、1つの辺(仮想上の辺であって 実在しない)から直角方向に延設され、かつ、延設する幅はその辺の長さより も短く形成されてなる凸部68を有する。凸部68の先端の辺72と、本体部 分の辺から直角方向に延びる辺74と、は直交方向に延びている。したがって、 凸部68を使用して、詳しくは、凸部68の直交方向に延びる辺72、74を 使用して、半導体装置の検査時や実装時に、外部端子80と、検査装置や配線 パターン3(図3参照)などとの位置合わせを簡単に行うことができる。辺7 2、74を形成する複数の端部は、位置決めの基準となる。

第2の部分66は、第1の部分64の凸部68を避ける形状の凹部70を有する。凹部70は、凸部68に対向して配置されている。すなわち、凹部70の凹部の内側に凸部68が配置されている。第2の部分66は、このような形状であるため、第1の部分64の、位置決めの基準となる端部(辺72、74を形成する端部又は凸部68)を避けて、第1の部分64と積み重ねられる形状をなしている。もちろん、第1の部分64だけではなく、第2の部分66も、位置決めの基準として使用してもよい。

基板60のその他の構成については、第1の実施の形態で基板10について 説明した内容を適用することができる。

本実施の形態に係る半導体装置の製造方法では、上述した基板 6 0 に少なくとも1つ又は複数の半導体チップ 7 6、 7 8 を搭載する。例えば、基板 6 0 の

第1の部分64に半導体チップ78を実装し、第2の部分66に半導体チップ76を実装する。この工程は、基板60を、平面的状態すなわち屈曲させない状態で行う。

そして、第2の部分66を、第1の部分64に積み重ねる。本実施の形態では、第1及び第2の部分64、66は、切り離されているので、配線パターン62を屈曲させ又は折り曲げて、第1の部分64上に第2の部分66を積み重ねる。

5

10

15

20

25

また、複数の外部端子80を設ける工程を含んでもよい。その詳細については、第1の実施の形態で説明した外部端子44の内容を適用することができる。こうして製造された半導体装置によれば、図5に示すように、第1の部分64に凸部68が形成されており、第2の部分66が、凸部68を避けて第1の部分64に積み重ねられる。したがって、凸部68を使用して位置合わせを簡単に行うことができる。例えば、図5に示すガイド82を凸部68に係合させて、半導体装置の位置合わせを行うことができる。その詳細については、第1の実施の形態で説明した内容を適用することができる。

本実施の形態でも、半導体装置の位置合わせを簡単に行えるので、半導体装置の検査及び実装の工程を正確に行うことができる。詳しくは、第1の実施の形態で説明した内容が当てはまる。

本実施の形態の変形例として、図6に示すように、第1の部分64は、矩形をなす本体部分における凸部68を避けた部分に、位置決めの基準となる少なくとも1つの端部を有してもよい。詳しくは、第1の部分64は、複数の位置決めの基準となる端部を有し、少なくとも1つの端部は凸部68によって形成され、他の少なくとも1つの端部が本体部分の凸部68を避けた部分に形成されている。図示する例では、本体部分の凸部68を避けた部分に形成される、位置決めとなる端部は、第1の部分64の外形をなす辺82、84によって形成される。辺82、84は、互いに直交方向に延びている。

図6の2点鎖線に示すように、第1の部分64は、第2の部分66を平面的

に重複させたときに、本体部分における凸部68を除く全ての辺(3辺)において、第2の部分66からはみ出す形状をなしてもよい。あるいは、第1の部分64は、本体部分の凸部68を除く、隣合う2つの辺において、第2の部分からはみ出す形状をなしてもよい。これらによれば、半導体装置を検査又は実装するときに、第1の部分64における少なくとも隣合う2辺を基準として、2次元的に半導体装置の位置を把握することが容易となる。

半導体装置の位置決めは、ソケットなどのガイドに端部を係合させて行ってもよく、あるいはカメラなどを使用して第1の部分64の各辺82、84を画像として認識して行ってもよい。なお、画像認識による半導体装置の位置決めは、すべての実施の形態で適用できる。また、直交方向に延びる2つの辺82、84を形成する端部を位置決めとして使用するとともに、上述の辺72、74を形成する複数の端部又は凸部68を使用して、さらに半導体装置の位置決めの精度を向上させてもよい。

(第3の実施の形態)

5

10

15

20

25

図7は、本発明を適用した第3の実施の形態に係る半導体装置を示す図である。この半導体装置は、第1及び第2の部分92、94を有する基板90を含む。第1及び第2の部分92、94は、積み重ねられている。第1及び第2の部分92、94は、連続的かつ一体的に形成されていてもよいし、切り離されていても良い。これらの詳細は、第1及び第2の実施の形態で説明した。第1及び第2の部分92、94の間には、少なくとも1つ又は複数の図示しない半導体チップが設けられている。第1の部分92には、図示しない外部端子を設けてもよい。

本実施の形態では、第1の部分92に、複数の穴96が形成されている。複数の穴96を形成するための複数の端部は、半導体装置の位置決めの基準となる。すなわち、穴96にピンなどを挿通することで、半導体装置の位置決めを簡単に行うことができる。

第2の部分94は、第1の部分92の穴96(あるいは穴96を形成する端

10

15

20

25

部)を避けて、第1の部分92に積み重ねられるようになっている。図7に示す例では、第1の部分92における穴96が形成される領域に対応して、第2の部分94に、切り欠き98が形成されている。

本実施の形態でも、半導体装置が、位置決めの基準となる複数の端部(穴96を形成する端部)を有するので、これを利用して、半導体装置の検査時や実装時に、外部端子(図示せず)と、検査装置や配線パターン3(図3参照)などとの検査又は実装を正確に行うことができる。穴96でなくとも、外観から判別できる部分(基板の角、凸部、凹部等)が、第1の部分92に形成されていれば、これを位置決めの基準として利用することができる。

(第4の実施の形態)

図8は、本発明を適用した第4の実施の形態に係る半導体装置を示す図である。この半導体装置は、第1及び第2の部分102、104を有する基板100を含む。第1及び第2の部分102、104は、積み重ねられている。第1及び第2の部分102、104は、連続的かつ一体的に形成されていてもよいが、図8に示す例では、切り離されており、配線パターン106によって両者は接続されている。その詳細は、第1及び第2の実施の形態で説明した。第1及び第2の部分102、104の間には、少なくとも1つ又は複数の図示しない半導体チップが設けられている。第1の部分102には、図示しない外部端子を設けてもよい。

本実施の形態では、第1の部分102が、第2の部分104よりも大きい形状をなしている。第1の部分102の外形を形成する辺のうち、2つの辺108、110は直交方向に延びている。直交方向に延びる辺108、110は、第1の部分102の角部を形成してもよい。直交方向に延びる2つの辺108、110を形成する端部は、ソケットなどのガイド112に係合させることで、半導体装置の位置決めの基準となる。

第2の部分104は、第1の部分102よりも小さいので、第1の部分10 2の、位置決めの基準となる端部を避けて、第1の部分102に積み重ねられ

10

15

20

25

る形状となっている。

本実施の形態によれば、第1の部分102の外形を形成する辺のうち、直交方向に延びる辺108、110を使用し、あるいはこれらを形成する端部を使用して、半導体装置の検査時や実装時に、外部端子(図示せず)と、検査装置や配線パターン3(図3参照)などとの検査又は実装を正確に行うことができる。

さらに、本実施の形態に第2の実施の形態で説明したような、第1の部分を 形成し、それを位置決め機構として併用してもよい。

(第5の実施の形態)

図9は、本発明を適用した第5の実施の形態に係る半導体装置を示す図である。上述した実施の形態では、第1及び第2の部分を有する基板について説明したが、基板は、第3又はそれ以上の部分を有していても良い。本実施の形態に係る半導体装置で使用される基板120は、第1~第3の部分122、124、126を有する。第1及び第2の部分122、124は、上述した実施の形態で説明した内容が当てはまる。第1及び第2の部分122、124には、半導体チップ130、132が搭載されている。この場合、少なくとも1つの半導体チップ130、132が、第1及び第2の部分122、124の少なくとも一方に搭載されていればよい。

基板120の第3の部分126は、図9に示す例では第2の部分124に延設されているが、第1の部分122に延設してもよい。第3の部分126も、第2の部分と同様に、第1の部分122の、位置決めの基準となる端部を避けて第1の部分122と積み重ねられる形状をなしている。すなわち、第3の部分126も、第2の部分124と同様の構成である。第1の部分122及び第2の部分124の構成は、上述した実施の形態で説明した内容が当てはまる。また、外部端子44等の構成についても、上述した実施の形態で説明した内容を適用することができる。

本実施の形態によれば、上述した実施の形態で説明した効果に加えて、さら

に多くの半導体チップを有する半導体装置を構成することができる。

5

10

15

20

本発明を適用した半導体装置を有する電子機器として、図10には、ノート型パーソナルコンピュータ200及び携帯電話300が示されている。

以上述べた実施の形態で、トータルコストが上昇しない範囲内で、基板として、ビルドアップ基板又は多層基板を使用してもよい。

なお、上記本発明の構成要件で「半導体チップ」を「電子素子」に置き換えて、半導体チップと同様に電子素子(能動素子か受動素子かを問わない)を、 基板に実装して電子部品を製造することもできる。このような電子素子を使用 して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又は ヒューズなどがある。

さらに、前述した全ての実施の形態は、半導体チップとその他の電子素子と が基板上で混載される半導体装置(実装モジュール)であっても良い。

また、以上述べてきた実施の形態では、基板を折り曲げて積層する例について述べたが、本発明は、これに限ることなく、全ての基板の積層方法に適用することができる。基板を積層した場合の上下の基板の電気的な接続には、バンプを用いたり、コネクタを用いてもよい。その場合、上述した基板の位置決定構造は、外部端子の形成してある基板(下方の基板)に、あるいは、上方に積層されてなる基板に形成してあればよく、折り曲げる以外の全ての構成において、本発明を適用してもよい。

請求の範囲

- 1. 配線パターンが形成され、第1の部分と、前記第1の部分に平面的に重ねるための第2の部分と、を有し、
- 5 前記第1の部分は、位置決めの基準となる端部を有し、

前記第2の部分は、前記第1の部分における前記端部を避けた領域と平面的 に重なる形状をなしている配線基板。

2. 請求項1記載の配線基板において、

前記位置決めの基準となる端部は、互いに直交する関係にある2つの辺を含 10 んでなる配線基板。

3. 請求項1記載の配線基板において、

前記第1の部分は、矩形をなす本体部分と、前記端部を有し前記本体部分の 少なくとも1辺から延設された凸部と、を有してなる配線基板。

- 4. 請求項3記載の配線基板において、
- 15 前記凸部は、前記本体部分との境界となる辺と、前記本体部分との境界となる辺に対して垂直方向に延びる第1の辺と、前記本体部分との境界となる辺と平行な関係を有する先端の第2の辺と、により決定された領域からなり、前記位置決めの基準となる端部は、前記第1の辺及び前記第2の辺を含んでなる配線基板。
- 20 5. 請求項4記載の配線基板において、

前記第1の部分における前記本体部分は、前記凸部が設けられていない辺を 有し、

前記第2の部分は、前記凸部が設けられていない辺の隣に配置されてなる配線基板。

25 6. 請求項4記載の配線基板において、

前記第2の部分は、前記第1の部分の前記凸部に対向する凹部を有する配線 基板。 7. 請求項6記載の配線基板において、

複数の前記位置決めの基準となる端部を有し、少なくとも1つの前記端部は、前記第1の部分の前記本体部分における前記凸部を避けた部分に形成されてなる配線基板。

5 8. 請求項2記載の配線基板において、

前記第1の部分は、前記第2の部分よりも大きい形状をなし、前記直交する 関係にある2つの辺が前記第1の部分の角部を形成してなる配線基板。

9. 請求項2記載の配線基板において、

前記第1の部分は、挟まれた角度において直角をなし、かつ、前記直交する 10 関係にある2つの辺を含む凹状端部が形成されてなる配線基板。

10.請求項1記載の配線基板において、 前記複数の端部は、複数の穴を形成してなる配線基板。

- 11.請求項1から請求項10のいずれかに記載の配線基板において、 前記第1の部分に連続的に前記第2の部分が延設されてなる配線基板。
- 12. 請求項1から請求項10のいずれかに記載の配線基板において、 前記第1の部分から切り離されて前記第2の部分が形成されており、前記第 1及び第2の部分は、前記配線パターンによって接続されてなる配線基板。
 - 13.少なくとも1つの半導体チップと、

第1の部分と、前記第1の部分に平面的に重なるように配置されてなる第2 20 の部分と、を有し、前記半導体チップが搭載されてなる基板と、

を含み、

前記第1の部分は、位置決めの基準となる端部を有し、

前記第2の部分は、前記第1の部分の前記端部を避ける形状をなす半導体装置。

25 14. 請求項13記載の半導体装置において、

前記第1の部分には、複数の外部端子が設けられてなる半導体装置。

15.請求項13記載の半導体装置において、

前記基板として、請求項1から請求項10のいずれかに記載の配線基板が用いられてなる半導体装置。

- 16.請求項13又は請求項14のいずれかに記載の半導体装置が搭載された回路基板。
- 5 17. 請求項13又は請求項14のいずれかに記載の半導体装置を備える電子 機器。
 - 18.請求項1から請求項10のいずれかに記載の配線基板に、少なくとも1つの半導体チップを搭載し、前記配線基板の前記第1の部分に前記第2の部分を積み重ねる工程を含む半導体装置の製造方法。
- 19. 請求項13又は請求項14のいずれかに記載の半導体装置を、前記位置 決めの基準となる複数の端部を使用して位置合わせする工程と、

前記半導体装置の電気的特性を検査する工程と、

を含む半導体装置の検査方法。

20. 請求項13又は請求項14のいずれかに記載の半導体装置を、前記位置 決めの基準となる複数の端部を使用して位置合わせする工程と、

前記半導体装置を回路基板に実装する工程と、

を含む半導体装置の実装方法。

				<i>(</i> ;
		÷1		•
				÷
			·	
				•

WO 01/26432 PCT/JP00/06824

1 / 7

FIG. 1






FIG. 2



			a
			4.
			ż

WO 01/26432 PCT/JP00/06824

FIG. 3



.

TILI

'n

WO 01/26432 PCT/JP00/06824

FIG. 4






FIG. 5



				.
				•
			,	

FIG. 6



5 / 7

FIG. 7





FIG. 8



			•
			٠.
	N.		
			4.

PCT/JP00/06824

FIG. 9






FIG. 10







INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP00/06824

							
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H05K1/02, H01L21/60, 311, H01L23/12, H01L25/04, H01L25/04							
According to International Patent Classification (IPC) or to both national classification and IPC							
B. FIELD	S SEARCHED						
Int.	B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H05K1/02, H01L21/60, 311, H01L23/12, H01L25/04, H01L25/04						
Jits Koka	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926-1996 Toroku Jitsuyo Shinan Koho 1994-2000 Kokai Jitsuyo Shinan Koho 1971-2000 Jitsuyo Shinan Toroku Koho 1996-2000						
Electronic d	ata base consulted during the international search (name	e of data base and, where practicable, sea	rch terms used)				
C. DOCU	MENTS CONSIDERED TO BE RELEVANT						
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.				
Y	JP, 04-150055, A (Seiko Epson C 22 May, 1992 (22.05.92), Full text; Figs. 1 to 7 (Fami		1-20				
Y	JP, 03-245591, A (NEC Corporation), 1-20 01 November, 1991 (01.11.91), Full text; Figs. 1 to 2 (Family: none)						
Y	Microfilm of the specification and drawings annexed to the request of Japanese Utility Model Application No.156316/1987 (Laid-open No.60543/1989), (Mitsubishi Electric Corporation), 17 April, 1989 (17.04.89), Full text; Figs. 1~3 (Family: none)						
Furth	er documents are listed in the continuation of Box C.	See patent family annex.					
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance earlier document but published on or after the international filing date document of particular relevance; the claimed invention cannot considered novel or cannot be considered to involve an invent special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 18 December, 2000 (18.12.00) "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention cannot considered novel or cannot be considered to involve an invent step when the document is taken alone document of particular relevance; the claimed invention cannot considered to involve an invent oconsidered							
Name and mailing address of the ISA/ Authorized officer							
Jap							
Facsimile 1	No.	Telephone No.					

4.5

	国際調査報告	国際出願番号 PCT/JP00/06824						
A. 発明の属する分野の分類(国際特許分類(IPC))								
Int. C1 ⁷ H05K1/O2, H01L21/60,311, H01L23/12, H01L25/04,								
調査を行った	最小限資料(国際特許分類(IPC))							
Int.	C1 ⁺ H05K1/02, H01L21/60, 311, H01L23/12,	, H01L25/04,						
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報(1926-1996年) 日本国公開実用新案公報(1971-2000年) 日本国登録実用新案公報(1994-2000年) 日本国実用新案登録公報(1996-2000年)								
国際調査で使力	用した電子データベース(データベースの名称、	調査に使用した用語)						
C. 関連する	ると認められる文献							
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連すると	・きは、その関連する箇所の表示	関連する請求の範囲の番号					
Y	JP, 04-150055, A (セイコーエプソン株式会社) 22.5月 全文, 第1-7図 (ファミリーなし)		1-20					
Y	JP, 03-245591, A (日本電気株式会社) 1.11月.1991 (01.11.91) 全文,第1-2図 (ファミリーなし)							
	日本国実用新案登録出願62-156316号(日本国実用新9	案登録出願公開1-60543号)の願啓に添付され	•					
	た明細書及び図面のマイクロフィルム(三菱電機株式会	会社), 17.4月.1989(17.04.89)	1-20					
Y	全文,第1~3図 (ファミリーなし)		1 20					
□ C欄の続き	□ C欄の続きにも文献が列挙されている。□ パテントファミリーに関する別紙を参照。							
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用するで、対称に関連のある文献であって、当該文献と他の1文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願「&」同一パテントファミリー文献								
国際調査を完	国際調査を完了した日 18.12.00 国際調査報告の発送日 26.12.00							
日本	の名称及びあて先 国特許庁 (ISA/JP) 郵便番号100ー8915	特許庁審査官(権限のある職員) 林 茂樹 F	35 8915					

電話番号 03-3581-1101 内線 3389

東京都千代田区霞が関三丁目4番3号

•

*

•